CHAP 5 : ETUDE DES BASCULES

Introduction :


La différence essentielle entre les systèmes combinatoires que nous avons étudié et les systèmes séquentiels que nous allons aborder dans ce chapitre, réside dans le fait que la fonction de sortie de ces derniers systèmes dépend à la fois des variables d'entrée et de l'état antérieur des sorties.
On appelle circuit séquentiel un circuit pour lequel l'état des sorties à un instant donné (t) dépend à la fois de l'état des entrées et de l'état qu'avaient les entrées à l'instant (t – 1).
On distingue les circuits séquentiels asynchrones pour lesquels il n'existe pas de référence de temps et les circuits asynchrones pour lesquels les entrées sont insensibles aux signaux qui leur sont appliqués sauf pendant un court intervalle de temps déterminé par un signal spécial que l'on appelle horloge.

Définition :

Les bascules sont des éléments séquentiels simples qui réalisent une fonction de mémorisation, leur intérêt réside principalement dans leur utilisation pour réaliser des systèmes complexes. Exemple : Registres, Compteurs … Elles ont pour rôle de mémoriser une information élémentaire : c'est une mémoire à un bit.

I. Bascule asynchrone : Bascule RS

La bascule RS est la seule bascule asynchrone existante.
R : reset : RAZ : remise à '0'.
S : set : RAU : remise à '1'.



.) Si S = 1 : Cette condition met toujours la sortie Q à l'état 1 (Q = 1). C'est la mise à 1 de la bascule (Set).
.) Si R = 1 : Cette condition met toujours la sortie Q à l'état 0 (Q = 0). C'est la mise à 0 de la bascule (Reset).
.) Si S = R = 0 : Cette condition correspond à l'état de repos, car elle n'affecte pas l'état de sortie de la bascule. Q et $\overline{Q}$ demeurent dans l'état qu'elles occupaient avant l'application de cette condition d'entrée. C'est le mode mémoire de la bascule.
.) Si S = R = 1 : Cette condition met les sorties dans un même état (soit Q = $\overline{Q}$ = '0' ou '1'). Cette condition n'est pas acceptable et est appelée état indéfini.
La combinaison des trois variables R, S et Q_{t-1}, donne normalement 2^3 séquences possibles résumées dans le tableau ci-dessous :

S	R	Q_{t-1}	Q_t	Q'_t
0	0	0	**0**	**1**
0	0	1	**1**	**0**
0	1	0	**0**	**1**
0	1	1	**0**	**1**
1	0	0	**1**	**0**
1	0	1	**1**	**0**
1	1	0	**-**	**-**
1	1	1	**-**	**-**

On remarque que la valeur de la sortie Q_t au temps t dépend à la fois des valeurs de R, S et de l'état de sortie Q_{t-1}, état immédiatement avant l'application de la nouvelle séquence d'entrée.

.)

SR/Q_{t-1}	0	1
00	**0**	**1**
01	**0**	**0**
11	**-**	**-**
10	**1**	**1**


$\rightarrow Q_t = S + \overline{R}.Q_{t-1}$

.)


SR/Q_{t-1}	0	1
00	**1**	**0**
01	**1**	**1**
11	**-**	**-**
10	**0**	**0**

$\rightarrow Q'_t = R + \overline{S}.\overline{Q}_{t-1}$


- **<u>Bascules RS à l'aide des portes NANDs :</u>**




- **<u>Bascules RS à l'aide des portes NORs :</u>**



Chronogramme de la bascule RS :






Inconvénients :

→ Trop sensible aux parasites.
→ $Q = \overline{Q} = 1$ et $Q = \overline{Q} = 0$

II. Bascule RST synchrone : (Latch : niveau '1' ou '0')



T = 0: blocage

T=1: Fet Bascule RS

Introduction pour les bascules synchrones :

Pour le type de bascule asynchrone décrite dans le paragraphe précédent, le changement d'état de la sortie se produit au moment où la combinaison des valeurs d'entrée est changée (en négligeant le temps de transit). Il existe d'autres bascules, dites synchrones, pour lesquelles le changement d'état de la sortie est cadencé au rythme d'un signal appelé horloge (''clock'').
Les bascules synchrones fonctionnent selon l'un des trois modes de synchronisation suivants :


1- Synchronisation sur un niveau d'horloge : La synchronisation sur un niveau du signal d'horloge est employée dans les bascules à verrouillage ''**latch flip-flop**''. Il suffit d'appliquer le niveau convenable (niveau haut ou bas), appelé niveau actif pour que la sortie de la bascule puisse changer d'état.
2- Synchronisation sur un front d'horloge : La durée de synchronisation est réduite à son minimum, càd au temps pour que le signal d'horloge passe d'un niveau à un autre (front montant : passage de '0' à '1' ou front descendant : passage de '1' à '0'). Cette synchronisation est

employée dans les bascules à déclenchement sur fronts ‘’**edge triggered flip-flop**’’.

3- Synchronisation par impulsion d’horloge : La synchronisation par impulsion (composée de deux fronts) est utilisée dans les bascules où la transition entre l’entrée et la sortie nécessite le passage à travers deux bascules comme la structure maître esclave ‘’**master slave flip-flop**’’.

Définition :

La bascule RST est une bascule synchrone dont les entrées n’influent pas sur l’état de sortie tant qu’une variable nommée horloge n’est pas activée.
En fait, une bascule RST est une bascule RS à laquelle on a ajouté aux entrées R et S un circuit de contrôle constitué de deux portes NAND, pour former la borne de contrôle d’horloge T. La figure ci-dessous présente le schéma interne de la bascule RST.




- Si T = 0 :
  Les sorties des deux portes 1 et 2 demeurent à l’état haut, et ce quelles que soient les valeurs de R et S, autrement dit les entrées R et S seront bloquées par la mise à 0 du signal d’horloge. La sortie de la bascule est donc dans un état antérieur. Ainsi, l’état des variables S et R peut être modifié sans changer le dernier état des sorties Q et $\overline{Q}$.

- Si T = 1
  Les entrées R et S deviennent opérationnelles. Elles sont complémentées par les portes NAND 1 et 2, la modification de R ou S peut changer les valeurs des variables de sortie Q et $\overline{Q}$. La bascule RST se comporte alors comme la bascule RS décrite précédemment.
  Les entrées R et S n’étant actives qu’en présence d’un niveau haut d’un signal d’horloge T, il s’agit bien d’une bascule de type verrou (latch).
  Pour illustrer le fonctionnement de la bascule RST, on peut dresser sa table de vérité en écrivant l’état de sortie Q en fonction des états d’entrée RS et du niveau appliqué à l’entrée d’horloge.

T	S	R	Q_t
0	x	X	Q_{t-1} : **Maintient de l’état précédent**
1	0	0	Q_{t-1} : **Maintient de l’état précédent**
1	0	1	**0 Mise à 0 (Reset)**
1	1	0	**1 Mise à 1 (Set)**
1	1	1	**A interdire**

III. Bascule D (data : donnée) Latch (à niveau) :

L'inconvénient de la bascule RST est la présence, quand T = 1, de l'état d'entrée R=S=1, qui est un état interdit. Etant donné que la bascule RST amène sa valeur de sortie Q à la même que l'entrée S lorsque R est complémentaire à S, on peut réaliser une bascule D en ajoutant un inverseur à l'entrée R d'une bascule RST, comme le montre la figure ci-dessous. La nouvelle entrée unique est appelée l'entrée de donnée D ''Data''. Dans ces conditions, l'état R=S=1 qui donnait lieu à un fonctionnement ambigu ne peut plus exister.



Lorsque T = 1, la sortie Q a la même forme que le signal introduit par D (Q=D) ; on dit que la bascule est transparente.
Lorsque T = 0, la sortie Q demeure à la dernière valeur de D qu'elle avait avant que T passe au niveau 0. En d'autre terme, la sortie est verrouillée ''latched'' sur D et ne change pas tant que CLK reste au niveau bas, même si D change de valeur.


Le fonctionnement de la bascule D ''latch'' est résumé dans la table de vérité donné par le tableau ci-dessous.

T	D	Q_t
0	X	Q_{t-1} **: Bascule verrouillée**
1	0	**0 : Bascule transparente**
1	1	**1 : Bascule transparente**

Inconvénient : $\Rightarrow$ Persistance du problème de parasites.

IV. Bascule D edge triggered : (Front montant)

Le fonctionnement de cette bascule est différent de la bascule D à verrouillage ''latch'', car la sortie recopie l'entrée au moment du front montant (ou descendant) du signal d'horloge, et non pas pendant sa mise à 1. On réalise ainsi une bascule D non transparente, sensible uniquement au front d'horloge.
Le schéma de la bascule D de type ''edge-triggered'', active sur un front montant du signal d'horloge est donné par la figure ci-dessous :



- Si H = 0 alors S = R = 0 quelle que soit l'entrée D.
  $\Rightarrow$ La sortie Q est alors inchangée : $Q_t = Q_{t-1}$

- Si H passe de 0 à 1 (front montant).

  ✓ Si D = 0 $\Rightarrow$ La sortie $Q_t = 0$.
  Si D change d'état en passant à 1 pendant que H = 1.
  $\Rightarrow$ La sortie $Q_t = Q_{t-1}$.

  ✓ Si D = 1 $\Rightarrow$ La sortie $Q_t = 1$
  Si D change d'état en passant à 0 pendant que H = 1.
  $\Rightarrow$ La sortie $Q_t = Q_{t-1}$.

- Si H passe de 1 à 0 $\Rightarrow Q_t = Q_{t-1}$.

En résumé, la sortie de la bascule D recopie son entrée uniquement au moment de la transition positive du signal d'horloge H. Les variations de D n'ont aucun effet sur la sortie quand H = 1.
La table de vérité de la bascule D edge-triggered est donnée par le tableau ci-dessous :

H	D	Q_t
0	x	Q_{t-1}
1	x	Q_{t-1}
↑	0	0
↑	1	1

H	D	Q
⌐↑	0	0
	1	1


∗**) <u>Entrées de Forçage :</u>**

Parmi les différentes bascules existantes en circuits intégrés, on peut citer la bascule D active sur un front montant : 7474. C'est une bascule ayant la même structure que celle étudiée dans le paragraphe précédent, sauf qu'elle possède en plus deux entrées asynchrones de mise à 0 et à 1 (RAZ et RAU) appelées aussi entrées de forçage actives au niveau bas.

V. <u>Bascule JK de type edge-triggered ou Flip Flop :</u>


La bascule JK (J : Jack ; K : Kilben) de type edge-triggered est une bascule qui se déclenche sur un front montant ou descendant d'horloge.

Les entrées J et K commandent l'état de la bascule comme les entrées de la bascule RS synchrone, à l'exception importante que J=K=1 ne donne pas lieu à une situation ambiguë, mais plutôt à un basculement de la sortie.




La bascule JK possède deux modes de fonctionnement : un mode asynchrone suite à l'action des entrées de forçage (il faut au moins que l'un des entrées de forçage soit mis à '1') et un mode synchrone celui de la bascule JK.
Le tableau ci-dessous montre la table de vérité de la bascule JK active sur un front descendant du signal d'horloge H.

Pr	Clr	J	K	H	Q	$\overline{Q}$
0	0	-	-	-	**-**	**-**
0	1	-	-	-	**1 ; Forçage à 1**	**0**
1	0	-	-	-	**0 ; Forçage à 0**	**1**
1	1	0	0	↓	**Mémorisation**	
1	1	0	1	↓	**0 ; Mise à 0**	**1**
1	1	1	0	↓	**1 ; Mise à 1**	**0**
1	1	1	1	↓	**Basculement**	



VI. Bascule T :

→ Changement d'état à chaque niveau de front.
T = 0 ⇒ Mémorisation.
T = 1 ⇒ Basculement d'état.




La table de vérité de la bascule T est décrite dans le tableau ci-dessous :


T	Q^-	Q^+
0	0	**0**
0	1	**1**
1	0	**1**
1	1	**0**

$$Q^+ = \overline{T}.Q^- + T.\overline{Q}^- = T \oplus Q^-$$


Réalisation à partir de la bascule JK :



Réalisation à partir de la bascule D :



Chronogramme :



⇒ **La bascule T est un diviseur de fréquence par 2.**

Application :

Un diviseur de fréquence par 8 à l'aide des bascules D.

CHAP 6 : ETUDE DES REGISTRES

Définition :


Un registre est un ensemble de bascules permettant :

- De stocker une information sous forme de mot binaire de n bits.
- Et pour certains types de registres, d'effectuer des translations ou décalages sur ces mots.

On a 2 types de registres : Registre de mémorisation et Registre à décalage.


I. Registre de mémorisation :

Ce registre de mémoriser n bits d'où il est constitué de n bascules mémorisant chacune un bit, l'information est emmagasinée sur un signal de commande et ensuite conservée et disponible en lecture.




- Si LOAD est active : les sorties recopient les entrées.
- Sinon les sorties restent inchangées.

Exemple des registres de mémorisation à 4 bits :



II. Registre à décalage :



Un registre à décalage est un ensemble de N bascules, toutes du même type, interconnectées de façon à ce que l'état de la bascule de rang i soit transmis à la suivante (de rang i+1) quand une impulsion d'horloge est appliquée à l'ensemble des N bascules.
La structure du registre à décalage va dépendre de la façon dont on introduit les bits d'information, càd du chargement du registre. Ce chargement peut être sous forme série, càd les bits sont introduits les uns après les autres ou sous forme parallèle, càd simultanément.

1. Chargement série :

Les bits d'information sont présentés bit après bit à l'entrée de la première bascule et se propageant à travers le registre à chaque impulsion d'horloge, pour sortir par la dernière bascule, c'est donc une sortie série. Dans le chargement série, on distingue deux types de décalage : décalage à droite et décalage à gauche.


2. Chargement parallèle :

Dans le cas d'un chargement parallèle, les bits d'information sont introduits simultanément dans le registre. Pour cela, un accès à l'entrée de chaque bascule constituant le registre doit être disponible. Une fois le chargement parallèle est terminé, le décalage s'effectuera en synchronisation avec le signal d'horloge. Comme pour le cas du chargement série, il y a deux types de décalage : décalage à droite et décalage à gauche.

3. Application des registres à décalage :


.) Information série : succession des bits dans le temps.
.) Information parallèle (//) : présence des bits en même temps.

- ❖ Entrée parallèle / Sortie parallèle : Applicable dans le registre de mémorisation.
- ❖ Entrée parallèle / Sortie série
  Registre à 4 bits :




L'information sera chargée en même temps. A la sortie (et suivant le sens) :
1er top $\rightarrow Q_3$ (ou Q_0)
2ème top $\rightarrow Q_2$
3ème top $\rightarrow Q_1$
4ème top $\rightarrow Q_0$

- ❖ Entrée série / Sortie parallèle
  Info = 1010



- ❖ Entrée série / Sortie série
  Info = 1011
  $\Rightarrow$ L'entrée de la 1ère bascule est l'entrée du registre.
  La sortie de la 4ème bascule est la sortie du registre.



Il faut quatre tops d'horloge pour voir le premier bit de l'information 1 sur Q_3.
$\Rightarrow$ Il faut huit tops d'horloge pour charger toute l'information.

Exemple de réalisations :

- Registre à décalage série gauche de taille 4 bits.

∗) Equation de câblage ?


1/ $D_0 = E_{SG}$

2/ $D_1 = Q_0$

3/ $D_2 = Q_1$

4/ $D_3 = Q_2$

∗) Logigramme :



- Registre à décalage double sens parallèle commandé à 4 bits

$S = 1 \Rightarrow gauche$

$S = 0 \Rightarrow droite$

∗) Equation de câblage ?

$S = 1 \Rightarrow D_0 = Q_3; D_1 = Q_0; D_2 = Q_1; D_3 = Q_2$

$S = 0 \Rightarrow D_0 = Q_1; D_1 = Q_2; D_2 = Q_3; D_3 = Q_0$

$\Rightarrow$

$D_0 = S.Q_3 + \overline{S}.Q_1$

$D_1 = S.Q_0 + \overline{S}.Q_2$

$D_2 = S.Q_1 + \overline{S}.Q_3$

$D_3 = S.Q_2 + \overline{S}.Q_0$

CHAP 7 : LES COMPTEURS / DÉCOMPTEURS BINAIRES


Un compteur est une association de bascules et de portes logiques raccordées de façon à dénombrer une succession d'états logiques.
La fonction comptage ou décomptage est réalisée par un circuit séquentiel permettant :
- la modification du mot binaire en sortie une fois que chaque information est appliquée à l'entrée.
- la mémorisation de l'état des sorties.

- Le compteur est un circuit séquentiel piloté par une horloge dont la fonction est cyclique.
- Chaque état affiché par les sorties est appelé moment.
- Compteur modulo N : cycle composé de N moments.


On distingue deux types de compteurs : les compteurs asynchrones (ou à propagation) et les compteurs synchrones (ou parallèles).

I. Compteurs Asynchrones à cycle complet :

Un compteur asynchrone à cycle complet est constitué de plusieurs bascules (D ou JK) mises en cascade et montées en diviseurs de fréquence par 2. La première bascule reçoit le signal d'horloge H, la deuxième reçoit comme signal d'horloge le signal de sortie de la précédente et ainsi de suite. D'une manière générale, le signal d'horloge d'une bascule de rang i n'est autre que le signal de sortie de la bascule de rang i-1.



Compteur asynchrone modulo 2




Compteur asynchrone modulo 2


$\Rightarrow$ Diviseur de fréquence/n $\rightarrow$ Compteur Asynchrone modulo n

Exemple 1 :

Q_0 : LSB
$Q_2Q_1Q_0$: 000



∗ **/ Chronogramme :**




∗ **/ Table de séquencement :**


H ↑	Q_2	Q_1	Q_0
	0	**0**	**1**
1er top d'horloge	**0**	**0**	**0**
2ème top d'horloge	**0**	**1**	**1**
3ème top d'horloge	**0**	**1**	**0**
4ème top d'horloge	**1**	**0**	**1**
5ème top d'horloge	**1**	**0**	**0**
6ème top d'horloge	**1**	**1**	**1**
7ème top d'horloge	**1**	**1**	**0**
8ème top d'horloge	**0**	**0**	**1**
9ème top d'horloge	**0**	**0**	**0**

8 moments → Compteur modulo 8

<u>Exemple 2 :</u>



∗ **/ Chronogramme :**



→ Décompteur modulo 8


Décodage et Détection d'un moment :

Il s'agit de disposer d'une sortie S qui prend la valeur 1 quand on a la présence d'un moment m_k sinon S = 0.

Exemple : m_5


Q_2	Q_1	Q_0	**S**
1	0	1	**1**
-	-	-	**0**

$\Rightarrow S = Q_2.\overline{Q_1}.Q_0$



Chronogramme :

∗ **/** Pour décoder tous les moments du compteur :



II. Compteurs asynchrones à cycle incomplet :

Compteur de m bascules $\Rightarrow 2^m bascules \Rightarrow$ Compteur modulo $\underline{\underline{2^m}}$, les bascules sont montées en diviseur f/2.

Cycle incomplet : comptage dans l'ordre normal avec $N < 2^m$.

Pour réaliser un compteur MODULO N, il faut suivre les étapes suivantes :

- Trouver le nombre de bascules N nécessaires pour la synthèse du compteur MODULO-N grâce à la relation : $2^{m-1} < N < 2^m$.
  Si $N = 2^m$, les étapes suivantes sont inutiles.
- Ecrire en binaire le nombre N.
- Relier à l'entrée d'une porte NON ET les sorties des bascules qui sont à 1, quand le compteur est à l'état N.
- Connecter la sortie de la porte NON ET aux entrées $\overline{RAZ}$ de toutes les bascules du compteur.

Exemple : modulo 5


Table de vérité :

	Q_2	Q_1	Q_0
m_0	0	0	0
m_1	0	0	1
m_2	0	1	0
m_3	0	1	1
m_4	**1**	**0**	**0**
	0	0	0

$\Rightarrow$ Le moment fugitif dans ce cas est : 101. Pour que la bascule revient à l'état 0, on agit sur les entrées de forçage Clr_0 et Clr_2.

Q_2	Q_1	Q_0	Clr_0
1	0	1	**0**
-	-	-	**1**

$\Rightarrow Clr_0 = Clr_2 = \overline{Q_2.\overline{Q_1}.Q_0} = \overline{Q_2} + Q_1 + \overline{Q_0}$



III. Compteurs Asynchrones à cycle aléatoire :

1ère Application :

Cycle à réaliser : 3, 4, 1, 6, 7

1) Déduire le nombre de bascules ?
2) Table de séquencement ?

3) Insertion des moments fugitifs ?
4) Les entrées de forçage à activer ?
5) Expressions logiques des entrées de forçage ?
6) Logigramme ?

Solution :

1) 3 bascules.
2) Table de séquencement :

Q_2	Q_1	Q_0
0	1	1
1	1	0
1	**0**	**1 ;** Clr_2
0	0	1
0	**1**	**0 ;** Pr_2
1	1	0
1	1	1
0	**0**	**0 ;** Pr_1 **et** Pr_0
0	1	1

5)

Q_2	Q_1	Q_0	Clr_2
1	0	1	**0**
-	-	-	**1**

$\Rightarrow Clr_2 = \overline{Q_2.\overline{Q_1}.Q_0}$

Q_2	Q_1	Q_0	Pr_2
0	1	0	**0**
-	-	-	**1**

$\Rightarrow \mathrm{Pr}_2 = \overline{\overline{Q_2}.Q_1.\overline{Q_0}}$

Q_2	Q_1	Q_0	Pr_1, Clr_1
0	0	0	**0**
-	-	-	**1**

6) Logigramme :

2ème Application :

Cycle à réaliser : 0, 2, 4, 7

1) 3 bascules.

2) Table de séquencement :

Q_2	Q_1	Q_0
0	0	0
0	**0**	**1 ;** Pr_1, Clr_0
0	1	0
0	**1**	**1 ;** $\mathrm{Pr}_2, Clr_1, Clr_0$
1	0	0
1	**0**	**1 ;** Pr_1
1	1	1
0	0	0

5)

Q_2	Q_1	Q_0	Pr_2, Clr_1
0	1	1	**0**
-	-	-	**1**

$$\Rightarrow \mathrm{Pr}_2 = Clr_1 = \overline{\overline{Q}_2.Q_1.Q_0}$$

Q_2	Q_1	Q_0	Clr_0
0	0	1	**0**
0	1	1	**0**
-	-	-	**1**

$$\Rightarrow Clr_0 = \overline{\overline{Q}_2.\overline{Q}_1.Q_0 + \overline{Q}_2.Q_1.Q_0} = \overline{\overline{Q}_2.Q_0} = Q_2 + \overline{Q}_0$$

Q_2	Q_1	Q_0	Pr_1
0	0	1	**0**
1	0	1	**0**
-	-	-	**1**

$$\Rightarrow \mathrm{Pr}_1 = \overline{\overline{Q}_2.\overline{Q}_1.Q_0 + Q_2.\overline{Q}_1.Q_0} = \overline{\overline{Q}_1.Q_0} = Q_1 + \overline{Q}_0$$

6) Logigramme :

Remarque :
Si le cycle à réaliser est : 0, 2, 1, 3, 4 → Ce compteur n'est pas réalisable puisque les moments fugitifs doivent être différents des moments fictifs.

IV. Compteurs Synchrones :

L'association en cascade de bascules dans un compteur asynchrone entraîne des retards de propagation. Ces retards limitent la fréquence maximale

d'utilisation. On contourne cette limitation en utilisant des compteurs synchrones ou parallèles, dans lesquels toutes les bascules sont simultanément commandées par le même signal d'horloge. Les transitions sont réalisées par programmation des entrées J et K (ou bien D) des bascules.

Table de vérité :

J	K	Q^-	Q^+
0	0	0	**0**
0	0	1	**1**
0	1	0	**0**
0	1	1	**0**
1	0	0	**1**
1	0	1	**1**
1	1	0	**1**
1	1	1	**0**

Table des transitions :

Q^-	Q^+	**J**	**K**
0	0	**0**	**φ**
0	1	**1**	**φ**
1	0	**φ**	**1**
1	1	**φ**	**0**

Réalisation d'un compteur synchrone à cycle complet :

3 bascules $\Rightarrow$ $2^3 = \mathrm{mod}ulo 8$

Table des transitions

Etat Initial Q_2	Q_1	Q_0	Etat final Q_2^+	Q_1^+	Q_0^+	J_2	K_2	J_1	K_1	J_0	K_0
0	0	0	0	0	1	**0**	**φ**	**0**	**φ**	**1**	**φ**
0	0	1	0	1	0	**0**	**φ**	**1**	**φ**	**φ**	**1**
0	1	0	0	1	1	**0**	**φ**	**φ**	**0**	**1**	**φ**
0	1	1	1	0	0	**1**	**φ**	**φ**	**1**	**φ**	**1**
1	0	0	1	0	1	**φ**	**0**	**0**	**φ**	**1**	**φ**
1	0	1	1	1	0	**φ**	**0**	**1**	**φ**	**φ**	**1**
1	1	0	1	1	1	**φ**	**0**	**φ**	**0**	**1**	**φ**
1	1	1	0	0	0	**φ**	**1**	**φ**	**1**	**φ**	**1**

Equations :

∗) $J_0 = K_0 = 1$

$*$) $J_1 = K_1 = Q_0$

$*$) $J_2 = K_2 = Q_1.Q_0$

Logigramme :

